2021年6月10日，EDA(集成電路設(shè)計(jì)工具)智能軟件和系統(tǒng)領(lǐng)先企業(yè)芯華章今日正式發(fā)布《EDA 2.0白皮書》，明確下一代集成電路智能設(shè)計(jì)流程(EDA 2.0)目標(biāo)，并開創(chuàng)性地提出平臺(tái)服務(wù)模式——EDaaS (Electronic Design as a Service)。該模式有助于推動(dòng)開放、標(biāo)準(zhǔn)化和統(tǒng)一的芯片設(shè)計(jì)智能化流程，促進(jìn)全新的芯片設(shè)計(jì)合作生態(tài)，以技術(shù)變革加速芯片創(chuàng)新效率，滿足數(shù)字世界中系統(tǒng)應(yīng)用對(duì)芯片多樣化的需求，賦能科技進(jìn)步。
“系統(tǒng)+芯片+算法+軟件”協(xié)同開發(fā)的定制化芯片，決定了系統(tǒng)應(yīng)用的競(jìng)爭(zhēng)優(yōu)勢(shì)，芯片的創(chuàng)新效率成為關(guān)注的焦點(diǎn)。然而，在過(guò)去30年里，芯片的集成規(guī)模提高了數(shù)萬(wàn)倍、設(shè)計(jì)難度和成本也急劇增加，但是EDA作為集成電路設(shè)計(jì)工具，在方法論革新與顛覆式技術(shù)創(chuàng)新卻一直沒有突破，無(wú)法支撐快速增加并急劇分化的應(yīng)用需求。未來(lái)10年將是社會(huì)對(duì)芯片技術(shù)提出更快發(fā)展要求的10年，EDA工具和方法學(xué)需要全面進(jìn)階，才能降低技術(shù)門檻，進(jìn)一步提升芯片技術(shù)發(fā)展的速度和創(chuàng)新的效率。
EDA 2.0的目標(biāo)是要讓系統(tǒng)工程師和軟件工程師也能參與到芯片設(shè)計(jì)中來(lái)，解決設(shè)計(jì)難、人才少、設(shè)計(jì)周期長(zhǎng)、設(shè)計(jì)成本高企的問(wèn)題，用智能化的工具和服務(wù)化的平臺(tái)來(lái)縮短從芯片需求到應(yīng)用創(chuàng)新的周期。EDA 2.0的關(guān)鍵路徑包括開放和標(biāo)準(zhǔn)化、自動(dòng)化和智能化，平臺(tái)化和服務(wù)化：
開放和標(biāo)準(zhǔn)化。產(chǎn)業(yè)上下游共同制定開放的標(biāo)準(zhǔn)?；谶@些開放接口和標(biāo)準(zhǔn)，以需求為導(dǎo)向進(jìn)行定制，方便流程自動(dòng)化和AI智能處理的集成。
· 工具軟件接口(API)更開放
· 數(shù)據(jù)格式開放或數(shù)據(jù)訪問(wèn)接口開放
· EDA軟件針對(duì)更多硬件平臺(tái)的開放
· 芯片內(nèi)外部的總線和接口標(biāo)準(zhǔn)化
· 商業(yè)EDA與開源EDA的結(jié)合
· 更開放、便捷的IP模塊
自動(dòng)化和智能化。EDA2.0的目標(biāo)是要從現(xiàn)有的EDA1.0過(guò)程中大幅減少芯片架構(gòu)探索、設(shè)計(jì)、驗(yàn)證、布局布線等工作中的人力占比，將過(guò)去的設(shè)計(jì)經(jīng)驗(yàn)和數(shù)據(jù)吸收到EDA工具中，形成智能化的EDA設(shè)計(jì)。
· 智能化的設(shè)計(jì)需求分析
· 智能化的芯片架構(gòu)探索
· 智能化的設(shè)計(jì)生成
· 智能化的驗(yàn)證平臺(tái)
· 智能化的物理設(shè)計(jì)
平臺(tái)化和服務(wù)化。打造基于云原生軟件架構(gòu)的全新EDA服務(wù)平臺(tái)EDaaS，深度利用云端彈性性能，給用戶提供近乎無(wú)限的計(jì)算彈性以及更優(yōu)化的使用模式。
· 用彈性算力去部分取代人力投入
· 商業(yè)和使用模式的優(yōu)化
· 采用適合云平臺(tái)的軟件架構(gòu)
· EDA服務(wù)平臺(tái)可以提供專業(yè)的咨詢或設(shè)計(jì)服務(wù)
· 基于云平臺(tái)和開放數(shù)據(jù)的定制服務(wù)
EDA 2.0不再是工具的組合，而是一個(gè)服務(wù)化、可定制的完整平臺(tái)，由芯華章開創(chuàng)性提出的EDaaS可以直接服務(wù)不同的應(yīng)用需求，支持其快速設(shè)計(jì)和部署芯片產(chǎn)品，實(shí)現(xiàn)更高效更簡(jiǎn)單的應(yīng)用創(chuàng)新周期，讓芯片設(shè)計(jì)更簡(jiǎn)單、更普惠。
芯華章董事長(zhǎng)兼CEO王禮賓表示：“數(shù)字化時(shí)代下，科學(xué)研究范式正在發(fā)生革命，人工智能、云技術(shù)等前沿科學(xué)正在顛覆芯片產(chǎn)業(yè)過(guò)去的經(jīng)驗(yàn)和模式。未來(lái)系統(tǒng)應(yīng)用將是芯片設(shè)計(jì)的核心驅(qū)動(dòng)力，芯華章作為一家以創(chuàng)新為信仰的硬科技企業(yè)，將持續(xù)投入研究EDA 2.0這一革命性的全新范式，加強(qiáng)前沿探索與關(guān)鍵技術(shù)突破，協(xié)同生態(tài)合作伙伴構(gòu)建面向未來(lái)的新技術(shù)與新生態(tài)，為產(chǎn)業(yè)帶來(lái)更多換道超車的機(jī)會(huì)，打造數(shù)字化價(jià)值的發(fā)展源動(dòng)力。”
關(guān)于芯華章
芯華章聚集全球EDA行業(yè)精英和尖端科技領(lǐng)域人才，以智能調(diào)試、智能編譯、智能驗(yàn)證座艙為三大基座，提供全面覆蓋數(shù)字芯片驗(yàn)證需求的五大產(chǎn)品線，包括：硬件仿真系統(tǒng)、FPGA原型驗(yàn)證系統(tǒng)、智能驗(yàn)證、形式驗(yàn)證以及邏輯仿真，為合作伙伴提供開創(chuàng)性地芯片驗(yàn)證解決方案與專家級(jí)顧問(wèn)服務(wù)。同時(shí)，芯華章致力于面向未來(lái)的EDA 2.0 軟件和智能化電子設(shè)計(jì)平臺(tái)的研究與開發(fā)，以技術(shù)革新加速芯片創(chuàng)新效率，讓芯片設(shè)計(jì)更簡(jiǎn)單、更普惠。
（免責(zé)聲明：本網(wǎng)站內(nèi)容主要來(lái)自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。
任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁(yè)或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說(shuō)明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 ）
