臺積電3nm工藝計劃每平方毫米集成2.5億晶體管 2022年大規(guī)模量產(chǎn)

4月20日消息,據(jù)國外媒體報道,在芯片工藝方面走在行業(yè)前列的代工商臺積電,已順利大規(guī)模量產(chǎn)5nm工藝,良品率也比較可觀。

在5nm工藝量產(chǎn)之后,臺積電工藝研發(fā)的重點就將是3nm和更先進的工藝。對于3nm工藝,外媒的報道顯示,臺積電是計劃每平方毫米集成2.5億個晶體管。

臺積電在3nm工藝方面已研發(fā)多年,多年前就在開始籌備量產(chǎn)事宜。臺積電創(chuàng)始人張忠謀在2017年的10月份,也就是在他退休前8個月的一次采訪中,曾談到3nm工廠,當時他透露采用3nm工藝的芯片制造工廠計劃在2022年建成,保守估計建成時可能會花費150億美元,最終可能會達到200億美元。

而在去年10月份的報道中,外媒表示臺積電生產(chǎn)3nm芯片的工廠已經(jīng)開始建設(shè),工廠占地50到80公頃,預(yù)計花費195億美元。

在4月16日的一季度財報分析師電話會議上,臺積電副董事長兼CEO魏哲家也曾談到3nm工藝,他表示3nm工藝的研發(fā)正在按計劃推進,計劃2021年風險試產(chǎn),他們的目標是在2022年下半年大規(guī)模量產(chǎn)。

魏哲家在會上還透露,3nm是他們在5nm之后在芯片工藝上的一個完整的技術(shù)跨越,同第一代的5nm工藝(N5)相比,第一代的3nm工藝(N3)的晶體管密度將提升約70%,速度提升10%到15%,芯片的性能提升25%到30%,3nm工藝將進一步夯實他們未來在芯片工藝方面的領(lǐng)導地位。

極客網(wǎng)企業(yè)會員

免責聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性,但不保證有關(guān)資料的準確性及可靠性,讀者在使用前請進一步核實,并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏,概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時,應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明,并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后,將會依法盡快聯(lián)系相關(guān)文章源頭核實,溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2020-04-20
臺積電3nm工藝計劃每平方毫米集成2.5億晶體管 2022年大規(guī)模量產(chǎn)
在5nm工藝量產(chǎn)之后,在芯片工藝方面走在行業(yè)前列的臺積電,重點就將轉(zhuǎn)向3nm,外媒的報道顯示,臺積電3nm工藝的目標是每平方毫米集成2.5億個晶體管。

長按掃碼 閱讀全文