瑞薩電子推出客戶端時鐘驅(qū)動器（CKD）和第三代DDR5寄存時鐘驅(qū)動器（RCD）

6月28日消息，瑞薩電子今日宣布面向新興的DDR5 DRAM服務(wù)器和客戶端系統(tǒng)推出客戶端時鐘驅(qū)動器（CKD）和第三代DDR5寄存時鐘驅(qū)動器（RCD）。憑借這些全新驅(qū)動器IC，瑞薩仍舊是唯一一家為雙列直插式存儲器模塊（DIMM）、主板和嵌入式應(yīng)用提供完整DDR5存儲器接口組合的供應(yīng)商。

DDR5 CKD和DDR5 RCD IC使下一代DIMM的速度分別達(dá)到每秒7200MT/s和6400MT/s，相比目前5600MT/s的傳輸速度均有所提升。CKD支持高達(dá)7200MT/s的速度，是業(yè)內(nèi)首款與小型DIMM（SODIMM）、非緩沖DIMM（UDIMM）、高性能游戲DIMM，以及客戶端平臺的焊接式存儲應(yīng)用相連接的產(chǎn)品。瑞薩的第3代DDR5 RCD專為寄存DIMM（RDIMM）而設(shè)計。

CKD在主機(jī)控制器和DRAM間緩沖時鐘信號，這是DDR5 DIMM針對客戶端DIMM和焊接式存儲應(yīng)用在高達(dá)7200MT/s速度運(yùn)行時的新要求。全新時鐘驅(qū)動器CKD支持I2C和I3C邊帶訪問以實(shí)現(xiàn)異步控制，并提供內(nèi)部控制字訪問，以配置器件功能，適應(yīng)不同的SODIMM和UDIMM配置及焊接式存儲系統(tǒng)應(yīng)用。

RCD驅(qū)動器在主機(jī)控制器和DRAM模塊之間針對命令地址（CA）總線、芯片選擇和時鐘進(jìn)行緩沖，此外還創(chuàng)建了一個BCOM總線來控制LRDIMM數(shù)據(jù)緩沖。全新驅(qū)動器增強(qiáng)了決策反饋均衡器（DFE）的支持；其將DFE 相位轉(zhuǎn)換器從4個增加至6個，以提高接收器裕量，而I2C和I3C邊帶總線支持提供了直連寄存器的訪問控制。

采用CKD和RCD驅(qū)動器的成功產(chǎn)品組合

瑞薩將RCD和CKD驅(qū)動器與其它成功產(chǎn)品組合中的兼容產(chǎn)品相結(jié)合，包括DDR5電源管理IC（PMIC）和CKD串行存在檢測（SPD）集線器。RCD還可以與瑞薩的溫度傳感器、SPD集線器、PMIC和數(shù)據(jù)緩沖器搭配。瑞薩“成功產(chǎn)品組合”依托于相互兼容且可無縫協(xié)作的產(chǎn)品，同時采用經(jīng)過技術(shù)驗證的系統(tǒng)架構(gòu)，提供優(yōu)化的低風(fēng)險設(shè)計，加快產(chǎn)品上市?；趶V泛的產(chǎn)品陣容，瑞薩現(xiàn)已推出超過400款“成功產(chǎn)品組合”，旨在幫助用戶加速設(shè)計，加快上市。

供貨信息

RG5C172B0C0GBX#BC0和RG5C172B0C0GBX#HC0客戶端時鐘驅(qū)動器CKD樣片現(xiàn)已推出，采用2.3mm x 5.8mm 35-FCBGA封裝，將于2023年下半年量產(chǎn)。RG5R364A0C0GBY#BC0和RG5R364A0C0GBY#HC0 DDR5第三代寄存時鐘驅(qū)動器RCD樣片也已推出，采用8.7mm x 13.5mm FCCSP封裝，將于2024年上半年量產(chǎn)。

生成海報

免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實(shí)，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負(fù)任何法律責(zé)任。任何單位或個人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實(shí)內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。