安森美半導(dǎo)體展示高能效3D傳感器層疊技術(shù)

2015年1月7日 - 推動(dòng)高能效創(chuàng)新的安森美半導(dǎo)體(ON Semiconductor,美國納斯達(dá)克上市代號(hào):ONNN)成功鑒定性能并展示首款功能全面的層疊式CMOS圖像傳感器。相比傳統(tǒng)的單片非層疊式設(shè)計(jì),這傳感器的裸片占用空間更少、像素表現(xiàn)更高及功耗更佳。這技術(shù)已成功實(shí)現(xiàn)及性能被鑒定于1.1微米(?m)像素的測試芯片,并將于本年稍以產(chǎn)品形式推出。

傳統(tǒng)采用單片基板工藝的傳感器設(shè)計(jì)需要單獨(dú)的裸片區(qū)以支持像素陣列和輔助電路。有了3D層疊技術(shù),像素陣列和輔助電路可放在不同基板上分開制作,然后通過硅穿孔技術(shù)(TSV)堆疊連接。這樣,像素陣列就能覆蓋基本電路,實(shí)現(xiàn)更有效率的裸片分布。這種方法讓設(shè)計(jì)工程師能夠優(yōu)化傳感器的各個(gè)部分,如成像性能、成本、功率和裸片尺寸。像素陣列的優(yōu)化能提高傳感器的像素性能,降低噪聲水平及增強(qiáng)像素反應(yīng)。下層電路也可以使用更嚴(yán)格的設(shè)計(jì)規(guī)則來降低功耗。更少的總占板空間支持現(xiàn)今先進(jìn)的相機(jī)模組,這些模組整合了光學(xué)圖像穩(wěn)定(OIS)和附加數(shù)據(jù)存儲(chǔ)功能于同一個(gè)占用空間。

安森美半導(dǎo)體圖像傳感器部技術(shù)副總裁Sandor Bama表示:“3D層疊技術(shù)是令人興奮的突破,它提高了我們?cè)趦?yōu)化安森美半導(dǎo)體未來傳感器的能力。這技術(shù)帶來制造和設(shè)計(jì)的靈活性,確保我們整個(gè)傳感器系列維持性能領(lǐng)先的地位。”

安森美半導(dǎo)體將于美國時(shí)間1月6日到8日在拉斯維加斯舉行的2015國際消費(fèi)電子展期間展示其最新的圖像傳感器技術(shù)及產(chǎn)品。

免責(zé)聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性,但不保證有關(guān)資料的準(zhǔn)確性及可靠性,讀者在使用前請(qǐng)進(jìn)一步核實(shí),并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏,概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí),應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明,并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后,將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí),溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2015-01-07
安森美半導(dǎo)體展示高能效3D傳感器層疊技術(shù)
2015年1月7日 - 推動(dòng)高能效創(chuàng)新的安森美半導(dǎo)體(ON Semiconductor,美國納斯達(dá)克上市代號(hào):ONNN)成功鑒定性能并展示首款功能全面的層疊式CMOS圖像傳感器。相比傳統(tǒng)的單片非層疊式設(shè)計(jì),這傳感器的裸片占用空間更少、像素表現(xiàn)更高及功耗更佳。這技術(shù)已成功實(shí)現(xiàn)及性能被鑒定于1 1微

長按掃碼 閱讀全文