信通院吳冰冰深度解析：光電子芯片器件集成技術發(fā)展態(tài)勢

9月16日消息（水易）9月16-18日，第23屆中國光博會在深圳開幕。大會期間召開的“光電子芯片集成技術與應用論壇”上，中國信息通信研究院技術與標準研究所高級工程師吳冰冰詳細介紹了光電子芯片器件集成技術發(fā)展態(tài)勢及標準化進展。

5G+數(shù)據(jù)中心時代，新型業(yè)務及應用驅動數(shù)據(jù)流量增長，掀起光電子芯片器件及模塊行業(yè)新浪潮。吳冰冰指出，在此背景下，光電子芯片及器件整體呈現(xiàn)“高速率”、“集成化”、“低成本”發(fā)展趨勢，目前業(yè)內(nèi)研究的熱點包括800Gb/s技術、硅光集成技術以及CPO技術。

800G備受關注，核心光電芯片器件有待成熟

目前，400Gb/s已完成多種距離規(guī)格和不同實現(xiàn)方案的標準化工作，并在數(shù)據(jù)中心和電信網(wǎng)絡中逐步走向規(guī)模部署。800Gb/s標準化成為熱點，國內(nèi)外多個標準化組織競相開展。IEEE802.3、800G Pluggable MSA、100G Lambda MSA和IPEC均已啟動800Gb/s相關規(guī)范，聚合產(chǎn)業(yè)力量，對800G應用場景、接口規(guī)格等進行定義。

吳冰冰表示，8×100Gb/s直調(diào)直檢技術方案可優(yōu)先實現(xiàn)400Gb/s向800Gb/s平滑演進，預計將2021~2022年進入市場。100m及以下傳輸距離，多模方案力爭突破VCSEL激光器速率極限，以硅光和DML為代表的單模方案迅速發(fā)展；硅光如成品率進一步提升，有望部分取代EML在500m應用場景中成為主流，2km應用場景多方案并行；10/20/40km等更長傳輸距離和更多波長通道會導致更大的色散，基于更窄波長間隔的nLWDM成為800Gb/s中長距的候選方案之一。

未來3~4年，當交換速率達102.4Tb/s時，單通道200Gb/s將迎來實際需求。吳冰冰指出，單通道200Gb/s是800Gb/s直調(diào)直檢模塊的理想架構，是1.6Tb/s實現(xiàn)基礎，可能存在QSFP-DD800、QSFP224、OSFP、CPO不同封裝形式。目前，500m、2km傳輸距離存在PSM4和CWDM4技術方案；10km距離有LWDM8、nLWDM8（400GHz）方案在研。

除了直調(diào)直檢方案外，基于90+GBaud的800G相干已有產(chǎn)品推出；基于16QAM的800G相干需100+GBaud芯片器件，器件有效帶寬75GHz ，尚未實際量產(chǎn)；波道寬度將為150GHz，若實現(xiàn)單纖80CH傳輸，需占用C++和L波段，波長方案尚未確定。相干方案下沉，除高帶寬光電芯片器件外，還需更簡化、低功耗/成本/時延的DSP，以及低成本激光器等支撐。預計基于16QAM的800Gb/s相干光模塊將于2023~2024年進入市場。

吳冰冰進一步指出，隨著速率提升至800Gb/s，相干技術方案在80km傳輸距離基礎上，進一步向10/40km更短距離延伸。同時，非相干方案也在努力向長距拓展，兩種方案在應用場景中出現(xiàn)“相遇”。未來不同方案在“相遇”場景的需求占比將與核心芯片器件成熟程度、以及單位比特率成本等因素密切相關。

III-V族與硅光并行發(fā)展，硅光發(fā)展勢頭良好

光電子芯片及器件整體呈現(xiàn)“高速率”、“集成化”、“低成本”發(fā)展趨勢。硅光子自提出以來，以其低功耗、高速率、結構緊湊等突出優(yōu)勢，被認為將解決信息網(wǎng)絡所面臨的功耗、速率、體積等方面的瓶頸。不過，吳冰冰指出未來III-V族與硅光集成并行發(fā)展，硅光發(fā)展勢頭強勁的局面。

目前，硅光設計方面，2.5D和3D多芯片集成熱度增加，速率、功耗、可靠性、集成度方面優(yōu)勢明顯；同時，國外EPDA軟件在傳統(tǒng)EDA的基礎上融合光學仿真與PDK，發(fā)展迅速。硅光制造方面，以代工為主，先進工藝已達45nm節(jié)點。

與此同時，硅光技術初步成熟，除光源外的無源、有源器件，如分束器、復用/解復用器、調(diào)制器等已初步成熟，進入可規(guī)模化生產(chǎn)階段。為解決光源問題，硅光集成芯片通常采用混合集成方案，靈活度高，前期工藝成本低，但光電芯片之間的鍵合會引起寄生效應，后期封裝成本較高。

吳冰冰指出，硅光產(chǎn)品能夠助力光模塊尺寸與成本降低。電信場景，硅光技術助力相干模塊尺寸與成本降低，相關研究積極推進；數(shù)據(jù)中心場景，硅光技術如成品率進一步提升，在100Gb/s PSM4短距和400/800Gb/s高速應用中的優(yōu)勢將日益凸顯。

CPO成為重要發(fā)展方向，需構建產(chǎn)業(yè)生態(tài)

隨著數(shù)據(jù)中心內(nèi)部流量快速增長，交換機容量、端口密度和速率、功耗等均面臨挑戰(zhàn)，CPO成為重要發(fā)展方向。據(jù)了解，CPO是把交換芯片（或XPU）ASIC和光/電引擎（光收發(fā)器）共同封裝在同一基板上，引擎盡量靠近ASIC，以最大程度地減少高速電通道損耗和阻抗不連續(xù)性，從而可以使用速度更快、功耗更低的片外I/O驅動器。

吳冰冰介紹，目前主流的有兩種技術方案和應用場景。一是基于VCSEL的多模方案，30m及以下距離，主要面向超算及AI集群的短距光互聯(lián)；二是基于硅光集成的單模方案，2公里及以下距離，主要面向大型數(shù)據(jù)中心內(nèi)部光互聯(lián)。

不過，吳冰冰指出，伴隨著VCSEL的調(diào)制速率的提升，芯片可靠性下降，在56GBaud速率，還沒有穩(wěn)定可靠的大規(guī)模集成VCSEL陣列，因此基于VCSEL陣列方案的多路并行光互連的研究大幅減少。而硅光集成方案具有無需氣密封裝、高帶寬、易集成等優(yōu)勢，預計基于硅光集成的CPO將成為CPO主要技術方案。

目前包括CPO JDF、OIF、COBO、IPEC、CW-WDM MSA等國內(nèi)外標準組織都在開展對共封裝光學的標準化研究。

“關于何時在產(chǎn)業(yè)中開始應用光電合封技術，業(yè)界尚未給出明確的答案。”吳冰冰指出，在數(shù)據(jù)中心網(wǎng)絡中，3.2T CPO光引擎才是光電合封技術的突破口，速率提升至單波長200G時，使用光電合封技術才有明顯的意義。

當然，CPO還有許多亟待解決的關鍵技術問題需進行突破，例如如何選擇光引擎的調(diào)制方案、如何進行架構光引擎內(nèi)部器件間的封裝以及如何實現(xiàn)量產(chǎn)可行的高耦合效率光源耦合。吳冰冰表示，光電合封技術的未來發(fā)展涉及光源設計、封裝形式、以及連接方式等多方面的技術進行輔助，業(yè)界各方、多平臺應加大合作，推動共性技術協(xié)同，促進產(chǎn)業(yè)健康良性發(fā)展。

生成海報

免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權或存在不實內(nèi)容時，應及時向本網(wǎng)站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關文章源頭核實，溝通刪除相關內(nèi)容或斷開相關鏈接。