新思科技3DIC Compiler通過三星多裸晶芯片集成流程認證

12月10日消息,新思科技(Synopsys)近日宣布,其集成了2.5D和3D多裸晶芯片封裝協(xié)同設(shè)計和分析技術(shù)3DIC Compiler平臺已通過三星多裸晶芯片集成(MDI™)流程認證,以助力面向高性能計算、AI和5G等計算密集型應用SoC的創(chuàng)新?;诖耍p方共同客戶能夠通過統(tǒng)一的3DIC設(shè)計平臺高效管理復雜的2.5D和3D設(shè)計,支持數(shù)千億晶體管設(shè)計,并達成更佳PPA目標和擴展性能。

多裸晶芯片集成是指將多個裸晶芯片堆疊并集成在單個封裝中,以滿足在PPA、功能性、外形尺寸和成本方面的系統(tǒng)要求。在這種模式下,終端產(chǎn)品可模塊化靈活組合,將不同的技術(shù)混合和匹配成解決方案,以滿足不同的市場細分或需求。3DIC Compiler是一套完整的端到端解決方案,可實現(xiàn)高效的多裸晶芯片設(shè)計和全系統(tǒng)集成。它建立在高度集成的新思科技Fusion Design Platform™的通用、可擴展的數(shù)據(jù)模型之上,支持多裸晶芯片的協(xié)同設(shè)計和分析,為3D可視化、設(shè)計早期探索、規(guī)劃、具體實現(xiàn)、設(shè)計分析和簽核提供統(tǒng)一無縫集成的環(huán)境。

3DIC Compiler平臺集成了StarRC™和PrimeTime®黃金簽核解決方案,氪為多裸晶芯片提取寄生參數(shù)及靜態(tài)時序分析(STA);采用Ansys® RedHawk™-SC和HFSS技術(shù)進行電遷移/電壓降(EMIR)分析、信號完整性/電源完整性(SI/PI) 分析及熱分析;內(nèi)置PrimeSim™ Continuum用以電路仿真,并集成了IC Validator™用以設(shè)計規(guī)則檢查(DRC) 、電路布局驗證(LVS) ;同時還包含了新思科技TestMAX™支持IEEE1838多裸晶芯片測試設(shè)計標準的DFT 解決方案。

3DIC Compiler作為新思科技Fusion Design Platform的一部分,與Fusion Compiler™結(jié)合使用可擴展實現(xiàn)多裸晶芯片RTL-to-GDSII的協(xié)同優(yōu)化。此外,該解決方案還提供DesignWare®Foundation、112G USR/XSR Die-to-Die和HBM2/2E/3IP、SiliconMAX™ In-Chip Monitoring and Sensing IP,并支持集成光電技術(shù)。更廣泛的解決方案可通過新思科技Verification Continuum®平臺提供硬件和軟件協(xié)同驗證、功率分析和系統(tǒng)物理原型設(shè)計。3DIC Compiler平臺和更廣泛的芯片實現(xiàn)產(chǎn)品組合都是新思科技Silicon to Software™戰(zhàn)略的一部分,旨在助力開發(fā)面向未來的半導體和軟件產(chǎn)品。

極客網(wǎng)企業(yè)會員

免責聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性,但不保證有關(guān)資料的準確性及可靠性,讀者在使用前請進一步核實,并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏,概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時,應及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明,并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后,將會依法盡快聯(lián)系相關(guān)文章源頭核實,溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2021-12-10
新思科技3DIC Compiler通過三星多裸晶芯片集成流程認證
12月10日消息,新思科技(Synopsys)近日宣布,其集成了2.5D和3D多裸晶芯片封裝協(xié)同設(shè)計和分析技術(shù)3DIC Compiler平臺已通過三星多裸晶芯片...

長按掃碼 閱讀全文