韋爾股份采用華大九天EDA工具Empyrean Polas 保障芯片設(shè)計可靠性

6月29日消息，國內(nèi)EDA領(lǐng)軍企業(yè)北京華大九天科技股份有限公司近日宣布，全球排名前列的中國半導體設(shè)計公司，業(yè)界知名的電源管理芯片和分立器件提供商豪威集團-上海韋爾半導體股份有限公司 (以下簡稱“韋爾股份”)已采用華大九天的Empyrean Polas®工具作為其可靠性分析解決方案，更大限度保障分立器件和電源芯片的設(shè)計可靠性及設(shè)計合理性。

Empyrean Polas®是一款適用于IC版圖設(shè)計和分立器件版圖設(shè)計的可靠性和設(shè)計合理性分析工具，能夠結(jié)合PCB和封裝設(shè)計，形成完整系統(tǒng)分析解決方案。

在電源管理芯片設(shè)計中，工程師可運用Empyrean Polas®進行Power MOS導通電阻Rdson（包括Inter-connection、PCB及Package）分析、導通路徑的EM/IR-drop分析、MOSFET開啟信號延遲以及信號完整性分析等，對芯片核心組件進行全方位性能可靠性檢查。此外，將Empyrean Polas®用于芯片PDN網(wǎng)絡(luò)、關(guān)鍵路徑網(wǎng)絡(luò)電阻以及EM/IR-drop分析，可進一步指導優(yōu)化設(shè)計。

“隨著設(shè)計復雜度的提升，Power設(shè)計場景也趨于復雜。除了單管，不同類型的多管串聯(lián)也成為設(shè)計的一部分，華大九天的Polas工具對于多管串聯(lián)等復雜設(shè)計的Rdson和EM分析中有很好的指導作用，從Rdson的分net分層次的結(jié)果展示以及EM分析展示的PAD電流和分net分層次的EM/IR-drop展示,能很好地幫助我們發(fā)掘連線問題、PAD分布問題和可靠性問題，并能在保證可靠性前提下減少冗余，指導優(yōu)化版圖，減小芯片面積。”韋爾股份旗下企業(yè)，豪威模擬集成電路（北京）有限公司研發(fā)總監(jiān)林建輝對Polas在電源管理芯片設(shè)計中的表現(xiàn)予以肯定。

在分立器件設(shè)計中，Empyrean Polas®可計算各種工藝場景下分立器件的導通電阻Rdson，分析 conductor layer、PCB和Package設(shè)計的可靠性分析和合理性，指導器件和版圖設(shè)計、測試和封裝方案等。

韋爾股份MOS器件設(shè)計經(jīng)理董建新在回顧雙方的探索合作時講到，“在傳統(tǒng)分立器件設(shè)計流程中，不同工藝參數(shù)下的導通電阻、芯片的可靠性、測量針卡的制作都是通過不斷流片、制作多版針卡并測試的方式完成，研發(fā)周期長、成本高，并且由于wafer的差異性和測試的差異性，往往得不到想要的結(jié)論。通過與華大九天合作，我們第一次創(chuàng)新性地在分立器設(shè)計中引入可靠性和設(shè)計合理性工具，在設(shè)計階段從layout出發(fā)，模擬出整個芯片各個工藝參數(shù)下的導通電阻、完善可靠性方案以及不同測試針卡下預(yù)期測試結(jié)果。按此方案，已完成數(shù)十顆產(chǎn)品的參數(shù)適配，與測試數(shù)據(jù)的誤差多數(shù)在3%以內(nèi)，整體在5%以內(nèi)。目前此方案已導入到設(shè)計的主流程，減少研發(fā)階段流片次數(shù)和針卡制作次數(shù)，縮短研發(fā)周期，降低研發(fā)成本。”

生成海報

免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關(guān)資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。