據臺媒《工商時報》報道，晶圓代工龍頭臺積電在上周的法說會上透露了其3nm制程的更多細節(jié)。
據悉，3nm采用FinFET架構及EUV技術，3nm相對5nm邏輯密度將大幅增加70％，性能提升10-15%，功耗在同樣性能下將降低25-30%，面積為原來的1/1.7，且EUV光罩層數將倍增。
此前ASML CEO Peter Wennink在財報會上指出，5nm制程采用的EUV光罩層數將超過10層，3nm制程采用的EUV光罩層數會超過20層，隨著制程微縮EUV光罩層數會明顯增加，并取代深紫外光（DUV）多重曝光制程。
另外，該報道稱臺積電將會積極采購EUV光刻機設備，未來3～5年仍將是擁有全球最大EUV產能的半導體廠。
在先進工藝上，臺積電一直走在業(yè)界前列。該公司EUV技術已進入量產且制程涵蓋7+nm、6nm、5nm。
據設備廠商消息，臺積電7+nm采用EUV光罩層最多達四層，AMD新一代Zen 3架構處理器預期是采用該制程量產。6nm已在第四季進入量產，EUV光罩層數較7+nm增加一層，包括聯(lián)發(fā)科、英偉達、英特爾等大廠都將采用6nm生產新一代產品。
今年下半年開始量產5nm制程，主要為蘋果量產A14及A14X處理器，包括AMD、高通、英偉達、英特爾、博通等都會在明年之后導入5nm制程量產新一代產品。
此外，3nm產品將會在2021年出現在市場上，2022年開始大批量生產。 
免責聲明：本網站內容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網站出現的信息，均僅供參考。本網站將盡力確保所提供信息的準確性及可靠性，但不保證有關資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網站對有關資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網站中的網頁或鏈接內容可能涉嫌侵犯其知識產權或存在不實內容時，應及時向本網站提出書面權利通知或不實情況說明，并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網站在收到上述法律文件后，將會依法盡快聯(lián)系相關文章源頭核實，溝通刪除相關內容或斷開相關鏈接。
