開創(chuàng)閃存新紀錄！東芝披露96層堆疊QLC與128層3D TLC閃存

不久前在舊金山舉辦的ISSCC國際固態(tài)電路會議上，東芝公開討論了新一代96層堆疊3D QLC閃存的細節(jié)，并介紹了未來128層堆疊技術(shù)下3D TLC閃存在改善功耗表現(xiàn)和提升存儲密度與讀寫速度方面的優(yōu)勢。

東芝的96層堆疊BiCS4閃存擁有TLC和QLC兩種類型，后者的每個單元可以儲存4比特數(shù)據(jù)，位密度8.5Gb/ mm²，相比TLC類型的512Gb 3D TLC提升40%以上。

東芝還披露，96層3D QLC閃存器件的芯片尺寸為158.4 mm²，利用改進后的源極 - 偏置 - 負檢測方案，允許深負閾值電壓，同時保持低電源電壓。

針對QLC閃存的寫入性能衰減問題，東芝還優(yōu)化了兩步寫入(Program)方法，使典型Page頁面編程寫入時間減少18%，大幅提升了閃存的寫入性能。

除了已經(jīng)實現(xiàn)量產(chǎn)的96層堆疊BiCS4之外，東芝還討論了未來的128層堆疊3D NAND設(shè)備(BiCS5)。TLC類型的BiCS5閃存能夠?qū)崿F(xiàn)66 mm²芯片尺寸和7.8Gb/ mm²的位密度。BiCS5還將采用包括四平面陣列、多芯片峰值功率管理和4KB頁面讀取模式在內(nèi)的三種關(guān)鍵技術(shù)，提升閃存性能、精細化控制功耗。

下圖是已經(jīng)在BiCS3閃存當中應(yīng)用的雙平面閃存陣列，128層堆疊的下一代閃存中將使用更多的四平面陣列，從而提高每比特密度的閃存性能。

多平面閃存可通過Multi Plane交錯，用分時傳輸/執(zhí)行的方式執(zhí)行交錯讀寫、交錯擦除，實現(xiàn)性能倍增。

東芝在1987年發(fā)明的NAND閃存正成為近年來存儲技術(shù)飛速發(fā)展的驅(qū)動力，大容量、高性能的NAND閃存將加速家用電腦固態(tài)存儲的普及。我們也將有機會用上更便宜、更好用的固態(tài)硬盤。

生成海報

免責聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性，但不保證有關(guān)資料的準確性及可靠性，讀者在使用前請進一步核實，并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時，應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明，并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。